采集时钟宏

写在下面，有可能有语法错误，您就忍耐一下吧 module capture output，input_data，clk_hi，clk_lo，rst_n avoid metastable reg tmp_dreg tmp_d2reg tmp_d3always@posedge clk_hi or negedge rst_nbegin。

就从机来说，接受主机发送的起始信号和接收数据是在下降沿中断，可以肯定是在下降沿采集数据上升沿采样不可靠，因为有个从机延展总线的设定，通常restar之后计算和准备数据，从机拉低SCL，主机硬件或者模拟I2C的IO需要通过SCL。

2终端任务比对主站召测终端任务数据设置参数，并与采集系统终端任务列表中的任务进行比对，如果主站召测到终端任务与采集系统一致，则进行下一步，否则重新下发任务数据设置参数3终端时钟比对主站召测终端日历时钟，并与。

器件采集数据一般是由信号的上升沿和下降沿来确定时刻的，比如上升沿采集，那么一定是在SPI片选有效后的第1个上升沿就进行采集的。